پروژه HSPICE

شبیه سازی اسیلاتور حلقوی 5 طبقه با استفاده از HSPICE در تکنولوژی 50nm پروسه CN20

شبیه سازی اسیلاتور حلقوی 5 طبقه با استفاده از HSPICE در تکنولوژی 50nm پروسه CN20 با استفاده از جداول CN20 و با فرض می توان کدهای Netlist در HSPICE را اینگونه نوشت: * Parameters and models *———————————————————————— * Level 2 model nchan model for CN20 .MODEL CMOSN NMOS LEVEL=2 PHI=0.600000 TOX=4.3500E-08 XJ=0.200000U TPG=1 + VTO=0.8756 […]

شبیه سازی اسیلاتور حلقوی 5 طبقه با استفاده از HSPICE در تکنولوژی 50nm پروسه CN20 بیشتر بخوانید »

طراحی و شبيه سازی تقويت كننده دو طبقه در HSPICE

هدف طراحي تقويت كننده­ ي زير با مشخصات داده شده مي­باشد:     –         Open-loop DC gain ≥ 100 V/V –         Output voltage swing  ≥ 1.0 Vpp –         CMRR ≥ 50 dB –         Settling time with 0.1% settling error in unity-gain sample & hold configuration ≤ 8 ns –         Load capacitance: CL = 2 pF

طراحی و شبيه سازی تقويت كننده دو طبقه در HSPICE بیشتر بخوانید »